矽極限的下一步？台積電技術再突破！二硫化鉬MoS2攻克關鍵瓶頸，下一代晶片技術來了？

Video summary

台積電與陽明交大以氧化鋁介面層改善二硫化鉬電晶體，跨導達每微米 0.45 毫西門子。

台積電與陽明交通大學在《自然電子》發表研究，利用磊晶介面工程改善二硫化鉬與高介電常數氧化鉿之間的介面。研究團隊先在二硫化鉬上成長約 0.3 奈米磊晶鋁，再氧化形成氧化鋁緩衝層，讓後續氧化鉿覆蓋更均勻、減少孔洞與漏電，也抑制介面及遠端散射，維持載子遷移率。以約 1 奈米等效氧化層厚度製作的頂部閘極電晶體，跨導達每微米 0.45 毫西門子；元件閘極長度約 100 奈米，研究指出未來有望縮至 10 奈米以下。這項方法針對二維材料電晶體難以兼顧薄介電層、短通道與高遷移率的瓶頸，提供次世代先進製程的元件整合方向。

Chapters

1. 0:00開場：台積電與陽明交大以氧化鋁介面層改善 MoS2 電晶體
2. 5:18高跨導的重要性：支援高速低功耗，取決於遷移率、EOT 與通道長度
3. 7:27磊晶介面工程：0.3 奈米鋁轉成氧化鋁，約 1 奈米 EOT 維持高遷移率
4. 9:17氧化鋁／氧化鉿堆疊：磊晶介面使粗糙度約 0.3 奈米、漏電近零
5. 13:46CVD 單層 MoS2 雙閘極元件：轉移至P型矽基板並製作氧化鋁／氧化鉿頂閘
6. 16:57短通道 MoS2 頂閘電晶體：100 奈米閘長、EOT 約 1 奈米，跨導 0.45 毫西門子／微米
7. 20:11磊晶氧化鋁介面層：降低缺陷與散射，改善 MoS2 載子遷移率
8. 22:01結論：磊晶氧化鋁改善 MoS2 介面，100 奈米通道未來可望縮至 10 奈米以下

What the full analysis includes

8 chapters · 32 key points · 8 section summaries · mind map

The remaining 29 key points, section summaries and mind map are in the full analysis. Analyze this video to see everything →