AnalysisPublic share

比GAA更關鍵？台積電2奈米真正王牌！晶背供電BSPDN決定下一代晶片勝負？

曲博科技教室 Dr. J Class · 2026-09-23 · 27 min

https://www.youtube.com/watch?v=8Mh41wFBUNw
#TSMC#Intel#Samsung Electronics#GAAFET#PowerVia#Rapidus#BSPDN#2 奈米製程#埋入式電源軌道#直接背面接點
Share:

Video summary

台積電與三星採用縮小效果最佳的直接背面接點，Intel 選電源金屬柱，三家晶背供電路線各有取捨。

台積電 2 奈米量產後，晶背供電網路（BSPDN）成為先進製程競爭關鍵：把電源線移到晶片背面，正面留給訊號線，可縮小標準單元並改善供電。相較正面供電，電流路徑可由穿越 15 層以上金屬減至約 5 層，HPC 功耗效率可提升約 15 至 20%。影片比較三種方案：埋入式電源軌道較簡單，但前段製程使用金屬有污染疑慮；Intel 的電源金屬柱避開此問題、製程較簡化；直接背面接點縮小效果最佳，卻需約 50 奈米級佈局與嚴格對位，製程最複雜。路線圖方面，台積電 A16、三星 SF2Z 採直接背面接點，Intel 18A 與 14A 採電源金屬柱；日本 Rapidus 預計 2027 年量產 2 奈米，尚無晶背供電計畫。

Chapters

  1. 0:00開場：台積電 2 奈米量產後，聚焦三種 BSPDN 方案
  2. 1:59FinFET 戰役：台積電領先，產業轉向 GAAFET 與 BSPDN
  3. 4:45BSPDN 基礎：供電移至背面，標準單元可縮至 5T
  4. 11:13BSPDN 雙重提升：3 奈米供電層數減少，功耗效率增 15–20%
  5. 13:36BPR：標準單元面積約縮 15%，但前段金屬污染成量產障礙
  6. 16:12PowerVia：Intel 以背面金屬柱省去前段電源軌道步驟
  7. 20:22DBC 微縮效益最大但對位最難；台積電 A16 採 BSPDN、Rapidus 尚無計畫
  8. 25:49結論：台積電、三星採 DBC，Intel 提升 PowerVia 良率

This is a Tier 1 public summary

Whether the chapter key points, section summaries and mind map are public is up to the person who shared it. Want the full analysis?Submit one yourself.

More from this channel

Related analyses