比GAA更關鍵？台積電2奈米真正王牌！晶背供電BSPDN決定下一代晶片勝負？

Video summary

台積電與三星採直接背面接點縮小晶片，Intel 選電源金屬柱，三方競逐晶背供電。

台積電 2 奈米量產後，晶背供電網路（BSPDN）成為先進製程競爭關鍵。影片說明電源線移至晶片背面，可讓正面留給訊號線，縮短供電路徑；以 3 奈米為例，電流路徑可從穿越 15 層金屬降至 5 層或更少，高效能運算功耗效率可提升約 15 至 20%。三種方案中，埋入式電源軌道因前段製程金屬污染風險，量產採用不易；Intel 的電源金屬柱製程較簡單；台積電與三星則採縮小效益最大、但製程最複雜的直接背面接點。路線圖方面，台積電 A16、三星 SF2Z 預計導入晶背供電，Intel 18A 已採電源金屬柱並持續提升良率；日本 Rapidus 規劃 2027 年量產 2 奈米，尚無晶背供電計畫。

Chapters

1. 0:00開場：台積電 2 奈米量產後，曲博聚焦 BSPDN 與三種供電方案
2. 1:59台積電 FinFET 領先但微縮遇瓶頸，未來 2 至 3 年轉向 GAAFET 與 BSPDN
3. 4:45BSPDN 基礎：供電改走背面，標準單元由 6T 朝 5T 縮小
4. 11:13BSPDN 供電提升：3 奈米路徑由逾 15 層降至 5 層，效率增約 15 至 20%
5. 13:36BPR 縮減標準單元約 15%，但前段金屬污染風險阻礙量產
6. 16:12Intel PowerVia 以預製導通孔晶背供電，避污染但仍佔單元高度
7. 20:22DBC 微縮最大但對位嚴苛；台積電 N2 於 2025 年量產、Rapidus 尚無 BSPDN 計畫
8. 25:49結論：台積電與三星採用 DBC，Intel 提升 PowerVia 良率角逐

What the full analysis includes

8 chapters · 38 key points · 8 section summaries · mind map

The remaining 35 key points, section summaries and mind map are in the full analysis. Analyze this video to see everything →